PATENT ABSTRACTS OF JAPAN

(11)Publication number:

05-013709

(43)Date of publication of application: 22.01.1993

(51)Int.CI.

H01L 27/108

(21)Application number: 03-165447

(71)Applicant: MATSUSHITA ELECTRIC IND CO

LTD

(22)Date of filing:

05.07.1991

(72)Inventor: IWATA TORU


YAMAUCHI HIROYUKI

(54) SEMICONDUCTOR STORAGE DEVICE

(57)Abstract:

PURPOSE: To provide a semiconductor storage device which has such circuit constitution that it reduces the wiring resistance of a bit line discharge path to shorten the sense time of a semiconductor storage device (DRUM) and does not incur the increase of the chip area.

CONSTITUTION: A region where the wiring of the same wiring layer as a column switch control line (CSL) becomes possible by narrowing the wiring interval of a column switch control line (CSL) more than the interval of a column switch 11 is provided on a memory cell array region 2, and an earth wire 14 is wired to cover the region and a word line snap region 10, and these and the common source line for a sense amplifier circuit row region 4 are connected through a sub sense amplifier driving circuit, whereby the wiring resistance of a bit line discharge path can be made small without incurring the increase of a chip area.



LEGAL STATUS

[Date of request for examination]

06.03.1997

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

2887951

[Date of registration]

19.02.1999

[Number of appeal against examiner's decision of rejection]

of rejection

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平5-13709

(43)公開日 平成5年(1993)1月22日

(51) Int.Cl.5

識別記号

庁内整理番号

FΙ

技術表示箇所

H01L 27/108

8728-4M

H 0 1 L 27/10

325 N

審査請求 未請求 請求項の数2(全 8 頁)

(21)出願番号

(22)出願日

特願平3-165447

平成3年(1991)7月5日

(71)出願人 000005821

松下電器産業株式会社

大阪府門真市大字門真1006番地

(72)発明者 岩田 徹

大阪府門真市大字門真1006番地 松下電器

産業株式会社内

(72)発明者 山内 寛行

大阪府門真市大字門真1006番地 松下電器

産業株式会社内


(74)代理人 弁理士 小鍜治 明 (外2名)

(54) 【発明の名称】 半導体記憶装置

(57)【要約】

【目的】 本発明は、半導体記憶装置 (DRAM) のセンス時間を短縮するため、ピット線放電路の配線抵抗を低減し、且つ、チップ面積の増大は招かない回路構成を持つ半導体記憶装置を提供することを目的とする。

【構成】 カラムスイッチ制御線(CSL)の配線間隔をカラムスイッチ11の間隔より狭くして、カラムスイッチ制御線(CSL)と同じ配線層の配線が可能となる領域をメモリセルアレイ領域2上に設け、その領域とワード線スナップ領域10を覆うように接地線14を配線し、これらとセンスアンプ回路列領域4の共通ソース線とを副センスアンプ駆動回路9を介して接続することにより、チップ面積の増大は招かずビット線放電路の配線抵抗を小さくする。



1

【特許請求の範囲】

【請求項1】メモリセルと結合したビット線対と、前記ビット線対に接続されたセンスアンプ回路と、前記センスアンプ回路とデータの入出力線とを接続するための第1のスイッチとを有し、前記第1のスイッチを制御する第1の制御線を前記第1のスイッチの配置間隔よりも狭い間隔で配線し、前記センスアンプ回路の共通ソース線を、第2のスイッチを介して第1の電源線、あるいは第3のスイッチを介して第1の接地線と接続し、前記第1の電源線あるいは接地線を前記第1のスイッチを制御する第1の制御線と同じ配線層で、カラムアドレス方向に隣接する2つのメモリセルアレイ領域の境界領域を覆うように配線することを特徴とする半導体記憶装置。

【請求項2】複数のCMOS型のセンスアンプ回路から なるセンスアンプ回路列と、それに対応して配置された メモリセルアレイと、N型のセンスアンプ回路の共通ソ ース線と第4のスイッチにより接続された第2の接地線 と、P型のセンスアンプ回路の共通ソース線と第5のス イッチにより接続された第2の電源線とを有し、前記第 4、第5のスイッチを前記CMOS型のセンスアンプ回 路列のそれぞれ異なるカラムアドレス方向の端部に配置 し、さらに、前記CMOS型のセンスアンプ回路列とそ れに対応して配置された前記メモリセルアレイをカラム アドレス方向に分割し、その分割されたCMOS型のセ ンスアンプ回路列領域の境界領域から見て、前記第2の 接地線、電源線の遠い方と同じ電位を供給する配線を、 カラムアドレス方向に隣接する2つの前記分割されたメ モリセルアレイ領域の境界領域を覆うように配線するこ とを特徴とする半導体記憶装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は半導体記憶装置に係り、 特に高集積化されたDRAM等の半導体記憶装置に関す る。

[0002]

【従来の技術】MOSトランジスタを集積した半導体記憶装置の中で、DRAMはメモリセル占有面積が小さいため高集積化に最も適している。最近、最小加工寸法0.6μm以下の16MビットDRAMが国内外で発表され、その量産も近い。このような高集積化DRAMにおいて、微細化によるMOSトランジスタのスイッチング速度の向上のみで高速性を追求することは限界にきており、高速性に対する一層の改善が求められている。DRAMの高速化にとって大きな障害になっているものの一つに、センスアンプのセンス時間がある。センス時間はメモリアレイに書き込んだデータパターンに大きく影響され、最もセンス時間が長くなるデータパターンによってアクセスタイムが規定される。この事情については特開平3-16082号公報に説明されている。この公報に記載の構成は、ビット線からの放電電流パスを多方向に設け

ることにより放電路の配線抵抗を等価的に低減し、ビット線放電路のクランプ電位を下げることができるので、 ビット線放電時定数が小さくなり、センス時間の短縮が 可能となるというものである。

【0003】以下にこの従来の発明について図面を参照 して詳細に説明する。図4はこの発明のDRAMのセン スアンプを中心としたコア回路部の構成を示している。 ピット線対BL、/BL (BLo、/BLo、BL1、/ BL1、…)とワード線WL (WL0、WL1、…)が交 差配置され、その各交差位置にメモリセルM (M11、M 12、…)1が配置されている。各ビット線対BL、 $\angle B$ LはMOSトランジスタ(Q_1 、 Q_2)、(Q_3 、 Q_4)、 …から成るダイナミック型センスアンプ回路SA(SA 1、SA2、…) 3と接続されており、MOSトランジス 夕(Q11、Q12)、(Q13、Q14)、…からなるカラム スイッチ11を介して入出力線I/〇、/I/〇に接続さ れている。カラムスイッチ11は、カラムデコーダ12 の出力につながるカラム選択線CSL(CSL。、CS L1、…) の信号により駆動される。センスアンプ回路 3のMOSトランジスタの共通ソース配線/SANは、 センスアンプ回路SAを駆動するための、MOSトラン ジスタQ₉を主構成要素とする主センスアンプ駆動回路 8 および、MOSトランジスタ (Q21、Q22、…) を主 構成要素とする副センスアンプ駆動回路9に接続されて いる。これらのセンスアンプ駆動回路は、メモリ領域の 端部に配置された主センスアンプ駆動回路8内に設けら れたロウブロック選択信号RBSおよびセンスアンプ活 性化信号SENを入力とする論理回路により制御され る。主センスアンプ駆動回路8内の駆動回路活性化用M 30 OSトランジスタQ。のソース線は接地されている。ま た、副センスアンプ駆動回路9は2つのセンスアンプ回 . 路領域に挟まれた空間に配置され、この駆動回路内の駆 動回路活性化用MOSトランジスタQ21、Q22のソース 線はビット線と平行にワード線スナップ領域10を通っ て接地されている。

【0004】ここで、/SANの抵抗値としては、主センスアンプ駆動回路8の駆動トランジスタQ21、Q22のオン抵抗、並びに/SANの配線抵抗R1、R2、R21、R22が考えられる。前者トランジスタのオン抵抗は主に各トランジスタのゲート幅により決まる。主センスアンプ駆動回路8の駆動トランジスタQ20のゲート幅により決まる。主センスアンプ駆動回路8の駆動トランジスタQ21、Q22個々のオン抵抗はQ2のゲート幅はレイアウト面積上大きくできないため、Q21、Q22個々のオン抵抗はQ2のオン抵抗と比べて大きくなる。しかし、DRAMの高集積化に伴いワード線が長くなり、ワード線1本当りのスナップ駆動回路9を多数設けることができ、そこに設けられた副センスアンプ駆動回路9を多数設けることができ、そこに設けられた副センスアンプ駆動回路9の並列に配置された駆動トランジスタQ21、

50

Qzz、…の合計オン抵抗は小さくすることが可能とな る。また、副センスアンプ駆動回路9の配線抵抗につい ても、主センスアンプ駆動回路8部分にくらべて副セン スアンプ駆動回路9部分は配線幅も細く、配線長も長い ため、駆動トランジスタのオン抵抗の場合と同様に R₂₁、R₁₂、…個々の値はR₁、R₂と比べて大きくなる 、が、並列に多数配線することにより合計の配線抵抗を小 さくすることは可能であり、ビット線放電路の放電時定 数を小さくできる。

[0005]

【発明が解決しようとする課題】しかしながら、さらな る高速化の要求から、センス時間の一層の短縮をしよう と思えば、従来技術のようにピット線放電路をワード線 のスナップ領域10にのみ設けていたのでは、その面積 から判断して抵抗値を十分小さくできない可能性があ る。

【0006】本発明はこのような課題に鑑みてなされ、 ビット線放電路の放電時定数を十分に小さくしてセンス 時間のいっそうの短縮をはかった半導体配億装置を提供 することを目的とする。

[0007]

【課題を解決するための手段】本発明はメモリセルと結 合したビット線対と、前記ビット線対に接続されたセン スアンプ回路と、前記センスアンプ回路とデータの入出 力線とを接続するための第1のスイッチとを有し、前記 第1のスイッチを制御する第1の制御線を前配第1のス イッチの配置間隔よりも狭い間隔で配線し、前記センス アンプ回路の共通ソース線を、第2のスイッチを介して 第1の電源線、あるいは第3のスイッチを介して第1の 接地線と接続し、前配第1の電源線あるいは接地線を前 30 記第1のスイッチを制御する第1の制御線と同じ配線層 で、カラムアドレス方向に隣接する2つのメモリセルア レイ領域の境界領域を覆うように配線することを特徴と する半導体記憶装置である。

【0008】第2の発明は、複数のCMOS型のセンス アンプ回路からなるセンスアンプ回路列と、それに対応 して配置された前記メモリセルアレイと、N型のセンス アンプ回路の共通ソース線と第4のスイッチにより接続 された第2の接地線と、P型のセンスアンプ回路の共通 ソース線と第5のスイッチにより接続された第2の電源 40 線とを有し、前記第4、第5のスイッチを前記CMOS 型のセンスアンプ回路列のそれぞれ異なるカラムアドレ ス方向の端部に配置し、さらに、前記CMOS型のセン スアンプ回路列とそれに対応して配置された前配メモリ セルアレイをカラムアドレス方向に分割し、その分割さ れたCMOS型のセンスアンプ回路列領域の境界領域か ら見て、前記第2の接地線、電源線の遠い方と同じ電位 を供給する配線を、カラムアドレス方向に隣接する2つ の前記分割されたメモリセルアレイ領域の境界領域を覆 うように配線することを特徴とする半導体記憶装置であ 50 なくメモリセルアレイ領域2にもカラムスイッチ制御線

る。 [0009]

【作用】本発明では、メモリセル領域に配置されている 第1の制御線の配線間隔をカラムスイッチの配置間隔よ りも狭くすることにより、メモリセル領域にもピット線 放電路を設置できるスペースを設け、ピット線電荷の放 電路をワード線スナップ領域だけでなく、ワード線スナ ップ領域からメモリセル領域まで拡げて配置するのでさ らに配線抵抗が低減できるため、放電時定数を小さくで きる。従って、センスアンプ回路に係るセンス時間の短 縮が可能となる。

[0010]

20

【実施例】(実施例1)図1は本発明の第1の実施例の 構成によるDRAMの平面図であり、図1 (a) は複数 のメモリセルよりなるメモリセルアレイ領域2とセンス アンプ回路よりなるセンスアンプ回路列領域4とをマト リクス状に配列したメモリ領域を示している。DRAM のデータの入出力は、ロウデコーダ7によりワード6線 が選択され、カラムデコーダ12により、カラムスイッ チ制御線CSLが選択され、MOSトランジスタによる カラムスイッチのうち選択されたカラムスイッチ制御線 CSLにより制御されるものがオンとなり、ビット線が : 入出力線につながれることにより行われる。カラムスイ ッチ制御線CSLは普通、カラムスイッチの配置間隔で 配線されているが、カラムスイッチであるMOSトラン ジスタのゲートに選択信号が入力されればよいだけなの で、メモリセルアレイ領域2上ではカラムスイッチ制御 線CSLがカラムスイッチの配置間隔より狭めて配線さ **わている。**

【0011】近年のDRAMでは、ワード線の線幅が細 くなることによりる遅延を防ぐために、ワード線と並列 に金属配線を配線し、適当な間隔ごとにワード線とのコ ンタクトをとっている。このコンタクトをとるための領 域をワード線スナップ領域10と呼ぶ。メモリ領域はワ ード線スナップ領域10によりメモリセルアレイ領域2 に分割され、それに合わせてセンスアンプ回路列もセン スアンプ回路列領域 4 として分割配置される。従来で は、メモリセルアレイ領域2上はカラムスイッチの間隔 でカラムスイッチ制御線CSLが配線されていたので、 ワード線スナップ領域10にのみ、カラムスイッチ制御 線CSLと同じ配線層を使った配線(例えば第2層アル ミ)が可能であった。しかしながら、本発明の構成によ れば、ワード線スナップ領域10上のみでなくメモリセ ルアレイ領域2上の一部にもカラムスイッチ制御線CS Lと同じ配線層の配線が可能である。

【0012】図1 (b) は図1 (a) の斜線部分の拡大 図である。センスアンプ回路列領域4のカラムスイッチ 配置間隔 12より狭い間隔 11でカラムスイッチ制御線 C SLが配線してあり、ワード線スナップ領域10のみで (4)

20

5

CSLと同じ配線層(例えば第2層アルミ)の配線可能 領域が設けられることを示している。なお、図1(a)で はカラムスイッチ制御線CSLがメモリセルアレイ領域 2に対して5本配線されているように示してあるが、実 際には数十本、メモリセル領域2に対して配線されてい

、【0013】図2は本発明の第1の実施例の構成による センスアンプを中心とした回路構成図である。

【0014】 NMOS型センスアンプ回路3がセンスア ンプを駆動するための駆動回路と接続されており、この 10 センスアンプ駆動回路は、メモリ領域の端部に設けられ た主センスアンプ駆動回路8と、センスアンプ回路列領 域4の端部に設けられた副センスアンプ駆動回路9によ り構成されている。主センスアンプ駆動回路8は、ロウ ブロック選択信号RBSとセンスアンプ活性化信号SE Nとの論理積をとるための論理回路およびその論理演算 の結果オンとなるMOSトランジスタスイッチQoによ り構成されている。副センスアンプ駆動回路9はスイッ チQ。に同調してオンとなるMOSトランジスタスイッ チQ21、Q22、…により構成されている。

【0015】読みだし動作においては、まず、ワード線 6が選択され、選択されたワード線につながるメモリセ ル1の電荷がビット線に読みだされ、次に主、副センス アンプ駆動回路8、9のMOSトランジスタスイッチQ 9、Q21、Q22…がオンすることによりセンスアンプ回 路3が活性化されて、ビット線BL、/BLの電位差が 増幅される。ピット線BL、/BLはカラムスイッチ1 1を介してそれぞれ入出力線 I/O、/ I/Oに接続され ており、カラムデコーダ12によって選択されたカラム スイッチ制御線CSLと接続されているカラムスイッチ のみがオンとなり、ビット線の電位が入出力線に出力さ れ、 I / Oパッファ 13に入力される。

【0016】センス時間を短縮するにはビット線放電路 **/SANの配線抵抗を小さくすればよい。副センスアン** プ駆動回路9のソース線はカラムスイッチ制御線CSL と同じ配線層(例えば第2層アルミ)で配線されたVss 接地線14に接続されており、カラムスイッチ制御線C SLをメモリセルアレイ領域2の中心に向かって、カラ ムスイッチの配置間隔より狭めて配線すると、メモリセ ルアレイ領域2の端部には、カラムスイッチ制御線CS Lと同じ配線層を配線できる領域ができ、Vss接地線1 4がワード線スナップ領域10とその上下のメモリセル アレイ領域2の端部を覆って配線されている。

【0017】このようにVss接地線14を配線すれば、 チップ面積を増加させることなくビット線放電路/SA Nの配線抵抗を従来より低くおさえることが可能であ る。なお、副センスアンプ駆動回路9の構成要素である MOSトランジスタQ21、Q22、…は分割配置されたセ ンスアンプ回路列領域4の間に設置されるのでチップ面 積の増大を招くことはない。

【0018】 (実施例2) 図3は本発明の第2の実施例 . の構成によるCMOS型センスアンプを中心とした回路 構成図である。

【0019】CMOS型センスアンプ回路はN型センス アンプ回路3nとP型センスアンプ回路3pにより構成 され、それぞれの共通ソース配線/SANはそれぞれ主 センスアンプ駆動回路8n、8pに接続されている。こ の構成では、主センスアンプ駆動回路から遠いピット線 ほど、放電路の配線抵抗が大きくなり、電圧のクランプ が問題となる。

【0020】これを解決するには、N型、P型センスア・ ンプ回路3n、3pそれぞれの共通ソース配線/SAN に副センスアンプ駆動回路9n、9pを接続し、ワード 線スナップ領域10にVss接地線14とVcc電源線15 をそれぞれ配線すればよいが、2つのセンスアンプ回路 列領域4とメモリセルアレイ領域2の間に副センスアン プ駆動回路9m、9pとVss接地線14、Vιι電源線1 5を配線する場合、チップ面積の増大の可能性も考えな ければならない。そこで、主センスアンプ駆動回路から 遠いビット線の放電路の配線抵抗を効率よく小さくする 構成を図3に示す。主センスアンプ駆動回路8n、8p がメモリ領域の両端に配設され、主センスアンプ駆動回・ 路8nから遠い、2つのセンスアンプ回路列領域4の間 に、副センスアンプ駆動回路9nを設置し、主センスア ンプ駆動回路8 pから遠い、2つのセンスアンプ回路列 領域4の間に、副センスアンプ駆動回路9 pを設置す る。副センスアンプ駆動回路9nにはVss接地線14が 接続され、副センスアンプ駆動回路9pにはVィィ電源線 15が接続される。その他の構成は図2の場合と同様で ある。

【0021】なお、第1の実施例ではNMOS型のセン スアンプ回路を用いて述べてきたが、PMOS型センス アンプを用いることも可能である。基本的には同じ回路 構成でよいが、副センスアンプ駆動回路に接続されるの がVss接地線ではなくVcc電源線となる。

【0022】さらに、カラム制御線CSLをカラムスイ ッチの間隔より狭めて配線する場合、メモリセルアレイ 領域2の中心に向かって狭める必要はなく、メモリセル アレイの任意の位置に向かって狭めてもよい。

40 [0023]

> 【発明の効果】本発明によれば、ビット線放電路の接地 線、電源線を、ワード線スナップ領域だけでなくメモリ セル領域の端部を覆うように配線することにより、チッ プ面積を増加させることなくビット線放電路の配線抵抗 を低減でき、従来とくらべてセンス時間が短縮され、高 速なDRAMを得ることができる。

【図面の簡単な説明】

【図1】本発明における実施例1の半導体記憶装置の構

【図2】同実施例の半導体記憶装置のセンスアンプを中 50

心とした回路構成図

[図3] 本発明における実施例2の半導体記憶装置のC MOS型センスアンプを中心とした回路構成図

【図4】従来の半導体記憶装置のセンスアンプ回路を中心とした回路構成図

【符号の説明】

- 1 メモリセル
- 2 メモリセルアレイ領域
- 3 センスアンプ
 - 4 センスアンプ回路列領域

6 ワード線


- 7 ロウデコーダ
- 8 主センスアンプ駆動回路

8


- 9 副センスアンプ駆動回路
- 10 ワード線スナップ領域
- 11 カラムスイッチ
- 12 カラムデコーダ
- 14 接地線
- 15 電源線


10

【図4】




【図1】





【図2】



[図3]

